S35MTC 概要

デバイス構成(斜文字はOption)

プロセスコード:35MTC図

主要デバイス特性

項目 記号 規格
動作最大電圧 (3.3V MOS) - 3.6V (3.3V+10%)
動作最大電圧 (5.0V MOS) - 5.5V (5.0V+10%)
絶対最大定格 (3.3V MOS) - 4.6V (3.3V+40%)
絶対最大定格 (5.0V MOS) - 7.0V (5.0V+40%)
アナログ容量 CPIP5 Polycide/PolySi  1.73fF/um2 (S=21000um2)
P3 ゲート酸化膜容量 4.4fF/um2  (Tox=8.0nm)
P5 ゲート酸化膜容量 2.6fF/um2  (Tox=13.5nm)
WELL抵抗 RNW NW 940Ω/□ (W/L=40um/40um)
拡散層抵抗 RN RN(N+) 85Ω/□ (W/L=40um/40um)
RP RN(P+) 185Ω/□ (W/L=40um/40um)
Polycide抵抗 RSG*1 14Ω/□ (Lg=0.45um)
Poly-Si抵抗 RFG 135Ω/□ (W/L=3um/10um)
標準MOSFET (Nch) N3 Vth= 0.80V Ids= 16.5uA/um Cond. Lg=20um Vg=Vd= 3.3V
標準MOSFET (Pch) P3 Vth=-0.80V Ids=-5.75uA/um Cond. Lg=20um Vg=Vd=-3.3V
5V MOSFET (Nch) N5 Vth= 1.30V Ids= 20uA/um Cond. Lg=20um Vg=Vd= 5.0V
5V MOSFET (Pch) P5 Vth=-0.80V Ids=-8.75uA/um Cond. Lg=20um Vg=Vd=-5.0V
許容最大電流(Metal配線) - 上層部Metal 4.8mA/um 下層部Metal 3.6mA/um (Ta=85℃)

オプション

低Vth MOSFET (Nch) N3L Vth= 0.25V Ids= 27uA/um Cond. Lg=20um Vg=Vd= 3.3V
低Vth MOSFET (Pch) P3L Vth=-0.50V Ids= -7.5uA/um Cond. Lg=20um Vg=Vd=-3.3V
デプレッションNch MOSFET N3D Vth=-0.57V Ids= 45uA/um Cond. Lg=20um Vg=0V Vd= 3.3V
Poly-Siヒューズ RFS Polycide/PolySi  17Ω/□ (SiL開口部 W/L=2um/8um)
アナログ容量 CPIP3 Polycide/PolySi 2.42fF/um2 (S=21000um2)
Poly-Si中抵抗 RMR 350Ω/□ (W/L=1.0um/30um)
Poly-Si高抵抗 RHR 4.5KΩ/□  1.0KΩ/□  (W/L=1.0um/30um)  〈選択〉

*1 MOS Gate Polycide抵抗

このページのトップへ