S35MTA 概要

デバイス構成(斜文字はOption)

プロセスコード:35MTA図


主要デバイス特性

項目 規格
動作最大電圧 (3.3V MOS) 3.6V (3.3V+10%)
動作最大電圧 (5.0V MOS) 5.5V (5.0V+10%)
絶対最大定格 (3.3V MOS) 4.6V (3.3V+40%)
絶対最大定格 (5.0V MOS) 7.0V (5.0V+40%)
Poly-Siヒューズ Polycide/PolySi  21Ω/□
アナログ容量 Polycide/PolySi  2.34fF/um2
Polycide/PolySi  1.72fF/um2
ゲート酸化膜容量 4.4fF/um2  (Tox=8.0nm)
ゲート酸化膜容量 2.6fF/um2  (Tox=13.5nm)
WELL抵抗 NW 1400Ω/□ (W/L=3um/10um)
拡散層抵抗 RN(N+) 103Ω/□ RP(P+) 235Ω/□ (W/L=1um/30um)
Polycide抵抗 23Ω/□ (W/L=0.45um/45um)
Poly-Si抵抗 135Ω/□ (W/L=3um/10um)
標準MOSFET (Nch) Vth= 0.75V Ids= 450uA/um Cond. Lg=0.4um Vg=Vd= 3.3V
標準MOSFET (Pch) Vth=-0.60V Ids=-175uA/um Cond. Lg=0.4um Vg=Vd=-3.3V
5V MOSFET (Nch) Vth= 1.15V Ids= 290uA/um Cond. Lg=1.00um Vg=Vd= 5.0V
5V MOSFET (Pch) Vth=-1.00V Ids=-160uA/um Cond. Lg=0.60um Vg=Vd=-5.0V
許容最大電流(Metal配線) 上層部Metal 4.8mA/um 下層部Metal 3.6mA/um (Ta=85℃)

オプション

P型ゲート デプレッションNch MOSFET Vth= 0.60V Ids= 22.5uA/um Cond. Lg=20um Vg=Vd= 3.3V
低Vth MOSFET (Nch) Vth= 0.30V Ids= 600uA/um Cond. Lg=0.4um Vg=Vd= 3.3V
低Vth MOSFET (Pch) Vth=-0.21V Ids= -240uA/um Cond. Lg=0.4um Vg=Vd=-3.3V
デプレッションNch MOSFET Vth=-0.40V Ids= 0.75uA/um Cond. Lg=20um Vg=0V Vd= 3.3V
Poly-Si中抵抗 350Ω/□ (W/L=1um/30um)
Poly-Si高抵抗 4.5KΩ/□  1.0KΩ/□  (W/L=1um/30um)  〈選択〉

このページのトップへ