S35B 概要

デバイス構成(斜文字はOption)

デバイス構成(斜文字はOption)


主要デバイス特性

項目 特性/特長
動作最大電圧 5.5V (5.0V+10%)
絶対最大定格 7.0V (5.0V+40%)
Poly-Siヒューズ Polycide/PolySi 21Ω/□
アナログ容量 Polycide/PolySi 1.6fF/um2
ゲート酸化膜容量 2.6fF/um2
WELL抵抗 NW 970Ω/□
拡散層抵抗 RN(N+) 85Ω/□ RP(P+) 175Ω/□
Polycide抵抗(MOS Gate) 24Ω/□ (Lg=0.7um)
ポリシリ抵抗 87Ω/□
標準MOSFET (Nch) Vth=0.60V Ids=290uA/um Cond. Lg=0.7um Vg=Vd=3.3V
標準MOSFET (Pch) Vth=-0.75V Ids=-80uA/um Cond. Lg=0.7um Vg=Vd=-3.3V
許容最大電流(Metal配線) 上層部 Metal 4.8mA/um 下層部 Metal 3.6mA/um (Ta=85℃)

オプション

低VthMOSFET (Nch) Vth= 0.16V Ids= 370uA/um Cond. Lg=0.7um Vg=Vd= 3.3V
低VthMOSFET (Pch) Vth=-0.60V Ids=-92uA/um Cond. Lg=0.7um Vg=Vd=-3.3V
デプレッションNch MOSFET Vth=-0.55V Ids=28uA/um Cond. Lg=20um Vg=Vd= 3.3V
P型ゲートデプレッションNch MOSFET Vth= 0.48V Ids=16uA/um Cond. Lg=20um Vg=Vd= 3.3V
Initial Vth Nch MOSFET Vth= 0.35V Ids=330uA/um Cond. Lg=0.7um Vg=Vd= 3.3V
Poly-Si中抵抗 280Ω/□
Poly-Si高抵抗 3.7kΩ/□

このページのトップへ