S35AD 概要

デバイス構成(斜文字はOption)

デバイス構成(斜文字はOption)

閾値電圧VthはVth=(VT-1/2Vds) at |Vds|=0.1Vで定義しています
VTはgm max点でのVgs-Ids曲線の接線とVgs軸との交点です


主要デバイス特性

項目 特性/特長
動作最大電圧 3.60V
絶対最大定格 4.60V
Ids(P3V)@Vd=Vg=-3.30V -125uA@W/L=20/20um
Ids(N3V)@Vd=Vg=3.30V 325uA@W/L=20/20um
アナログ容量 Poly-Si/Polycide 1.65fF/um2
ゲート酸化膜容量 4.40fF/um2
Poly-Si抵抗 85Ω/□
Poly-Si高抵抗 1.00kΩor 4.00kΩ
WELL抵抗 650Ω/□
N+拡散層抵抗 80.0Ω/□
P+拡散層抵抗 180Ω/□
Poly-Si ヒューズ 16.0Ω/□

主要レイアウトルール

項目 最小寸法(um)
Active Line/Space 0.80/0.45
Poly(=ゲート)Line/Space 0.40/0.55
CONT Line/Space 0.45/0.50
TC(=VIA) Line/Space 0.50/0.50
UC(=VIA2) Line/Space 0.50/0.50
M1(メタル1) Line/Space 0.70/0.50
M2(メタル2) Line/Space 0.70/0.50
M3(メタル3) Line/Space 0.70/0.50

(最小グリッドサイズ 0.005um)

このページのトップへ