S05KTD 概要

デバイス構成(斜文字はOption)

デバイス構成(斜文字はOption)

閾値電圧VthはVth=(VT-1/2Vds) at |Vds|=0.1Vで定義しています
VTはgm max点でのVgs-Ids曲線の接線とVgs軸との交点です


主要デバイス特性

項目 特性/特長
動作最大電圧 低圧 5.50V  高圧 40.0V
絶対最大定格 低圧 7.00V  高圧 52.0V
Ids(P)@Vd=Vg=-3.30V -80.0uA@W/L=20/20um
Ids(N)@Vd=Vg=3.30V 260uA@W/L=20/20um
Ids(PK)@Vd=Vg=-40.0V -5.30mA@W/L=15/4.1um
Ids(NK)@Vd=Vg=40.0V 8.30mA@W/L=15/4.1um
アナログ容量 Poly-Si/Polycide 1.65fF/um2
ゲート酸化膜容量 2.40fF/um2
Poly-Si抵抗 90.0Ω/□
Poly-Si高抵抗 5.00kΩ or 10.0kΩ
WELL抵抗 1015Ω/□
N+拡散層抵抗 90.0Ω/□
P+拡散層抵抗 120Ω/□
PWELL抵抗 3000Ω/□
HNM拡散層抵抗 1250Ω/□
HPM拡散層抵抗 2500Ω/□
Poly-Si ヒューズ 16.0Ω/□

主要レイアウトルール

項目 最小寸法(um)
Active Line/Space 0.95/0.60
ゲート Line/Space 低圧 0.70/0.55
ゲート Line高圧 4.10
CONT Line/Space 0.45/0.50
TC(=VIA) Line/Space 0.50/0.50
UC(=VIA2) Line/Space 0.50/0.50
M1(メタル1) Line/Space 0.70/0.50
M2(メタル2) Line/Space 0.70/0.50
M3(メタル3) Line/Space 0.70/0.50

(最小グリッドサイズ 0.005um)

このページのトップへ