0.6μmCMOSプロセス

プロセスラインアップと特徴

プロセス 特徴
Single
Gate
S05ATC ・3層メタル、3重Wellと、温度変動の少ない抵抗をもつプロセス
S05KTD ・動作最大電圧40Vの高耐圧LSI設計に適したプロセス・メタル3層を用いチップサイズの小型化を実現
S05HT ・LDMOSに25VMOS、HV-CMOS、6VMOSを混載
・電源回路集約、安定した差動回路の構築が可能な中耐圧プロセス

対応表

●:対応可 

  Analog-CMOS HV-CMOS LDMOS/HV-CMOS
0.60μm
プロセスコード S05ATC S05KTD S05HT
ゲート種類 Single Single Single



3.3V MOS - - -
5V MOS ●3重Well
高耐圧 MOS - ●40V動作 ●20V LDMOS/25V動作
Sub-PNP
V-NPN
PIP容量 -
高抵抗Poly 5KΩ/□ 5KΩ/□ 5KΩ/□
Polyヒューズ


MOS BSIM BSIM BSIM/HISIM
BiP Gummel Poon Gummel Poon VBIC
温度補償範囲 -40℃ to 150℃ -40℃ to 150℃ -40℃ to 150℃
P
D
K
Cadence
Tanner -
SILVACO - - -
Textベース*

*Text ベース
Spiceモデルデータ、DRC、LVS等検証ルールはTextベースの電子データ、基本素子のレイアウト例はGDSデータで、レイアウトルール、マスク層定義、素子特性、素子構造等はドキュメントにて提出致します。

PDKドキュメント体系

PDKドキュメント体系

このページのトップへ