PDK(プロセスデザインキット)提供型ファンドリ プロセス一覧

Cadence社、SILVACO社、Tanner社のEDAツールに対応したPDKの提供を致します。

0.35μmCMOSプロセス

プロセスラインアップと特徴

プロセス 特徴

Single
Gate

S35AD ・動作電圧3.3Vのアナログ・デジタル混在LSI設計に適したプロセス
S35MD ・動作電圧3.3V、5Vのアナログ・デジタル混在LSI設計に適したプロセス
S35MTC ・I/Oは3.3Vまたは5V、内部コアは2.5Vまたは3.3Vの電圧に対応したプロセス
・温度依存性の少ないPoly-Si中抵抗をオプション搭載可能

Dual
Gate

       

S35A ・動作電圧1.2~3.6Vのアナログ・デジタル混在LSI設計に適したプロセス
・異極ゲートを採用し、PMOSのOffLeak特性を改善
S35B ・動作電圧3.0~6.0Vのアナログ・デジタル混在LSI設計に適したプロセス
・異極ゲートでの仕事関数差MOSを提供
S35MTA ・S35Aに5VI/Oを追加
・異極ゲートで低消費電力化と仕事関数差MOSを提供
・複数の電源電圧に対応
S35MTD ・MOSの1/fノイズを低減したアナログ・デジタル混在LSI設計向けプロセス
・異極ゲートで低消費電力と仕事関数差MOSを提供

NV-FUSE IP

0.35μm.CMOSプロセス S35MTA S35MTCで、電気的に書き換え可能な不揮発性メモリIPを使用できます。

【NV-FUSE IP特徴】 ・メモリ容量 16ビット/32ビット/64ビット/128ビットを用意
・シリアル入力インターフェースでメモリにデータをプログラム
・電源オンするとスタンバイ状態(1μA max)でメモリのデータを自動出力
・プログラムした情報は1ビット単位でメモリ電流としてモニタ可能

対応表

●:対応可 

  Analog-CMOS
0.35μm
プロセスコード S35AD S35MD S35MTC S35A S35B S35MTA S35MTD



ゲート種類 Single Single Single Dual Dual Dual Dual
3.3V MOS -

●低1/fノイズ

5V MOS - ●I/O用 ●I/O用 - ●I/O用 ●I/O用
高耐圧 MOS - - - - - - -
Sub-PNP
V-NPN - - - -
PIP容量
高抵抗Poly 4KΩ/□ 4KΩ/□ 4KΩ/□ 7KΩ/□ 4KΩ/□ 4KΩ/□ 4KΩ/□
Polyヒューズ


MOS BSIM BSIM BSIM BSIM BSIM BSIM BSIM
BiP Gummel Poon Gummel Poon Gummel Poon Gummel Poon Gummel Poon Gummel Poon VBIC

温度補償範囲

-25℃ to
125℃

-25℃ to
125℃
-40℃ to
150℃
-25℃ to
125℃
-40℃ to
150℃
-40℃ to
150℃
-40℃ to
150℃
標準セル - - - - -
NV-FUSE IP - - - - -
P
D
K
Cadence
Tanner
SILVACO - - - -
Textベース*

*Text ベース
Spiceモデルデータ、DRC、LVS等検証ルールはTextベースの電子データ、基本素子のレイアウト例はGDSデータで、レイアウトルール、マスク層定義、素子特性、素子構造等はドキュメントにて提出致します。

0.6μmCMOSプロセス

プロセスラインアップと特徴

プロセス 特徴
Single
Gate
S05ATC ・3層メタル、3重Wellと、温度変動の少ない抵抗をもつプロセス
S05KTD ・動作最大電圧40Vの高耐圧LSI設計に適したプロセス・メタル3層を用いチップサイズの小型化を実現
S05HT ・LDMOSに25VMOS、HV-CMOS、6VMOSを混載
・電源回路集約、安定した差動回路の構築が可能な中耐圧プロセス

対応表

●:対応可 

  Analog-CMOS HV-CMOS LDMOS/HV-CMOS
0.60μm
プロセスコード S05ATC S05KTD S05HT
ゲート種類 Single Single Single



3.3V MOS - - -
5V MOS ●3重Well
高耐圧 MOS - ●40V動作 ●20V LDMOS/25V動作
Sub-PNP
V-NPN
PIP容量 -
高抵抗Poly 5KΩ/□ 5KΩ/□ 5KΩ/□
Polyヒューズ


MOS BSIM BSIM BSIM/HISIM
BiP Gummel Poon Gummel Poon VBIC
温度補償範囲 -40℃ to 150℃ -40℃ to 150℃ -40℃ to 150℃
P
D
K
Cadence
Tanner -
SILVACO - - -
Textベース*

*Text ベース
Spiceモデルデータ、DRC、LVS等検証ルールはTextベースの電子データ、基本素子のレイアウト例はGDSデータで、レイアウトルール、マスク層定義、素子特性、素子構造等はドキュメントにて提出致します。

このページのトップへ

PDKドキュメント体系

PDKドキュメント体系

このページのトップへ